TSMC的Design Rule中，在Semiconductor Process的Front-End Features部分，可以看到STI這個詞。那么什么是STI呢？STI全稱Shallow trench isolation，淺槽隔離。

STI淺槽隔離作用是什么？Design Rule中提到，STI是Used for active isolation to reduce active pitch (OD pitch)，也就說STI是用于隔離Active（如TSMC中是OD），以減小Active（OD）的Pitch。減少了OD的Pitch，從而可以提高器件的集成度。

在早期的工藝中，主要采用LOCOS（Local  Oxidation of Silicon 硅的局域氧化）隔離技術。LOCOS隔離是通過熱氧化技術，在器件有源區(qū)之間嵌入很厚的氧化物，從而形成器件之間的隔離，這層厚厚的氧化物就是場氧[1]。而場區(qū)氧化層橫向形成鳥嘴，會引起鳥嘴效應，如下圖。

鳥嘴效應導致氧化層伸入有源區(qū)，減少器件有效寬度，降低器件速度。而且最先進的LOCOS隔離技術的最小隔離距離大概是0.6um，LOCOS鳥嘴效應導致氧化層向兩邊有源區(qū)伸入0.3um，所以最小的器件與器件的距離是1.2um，嚴重影響集成電路的集成度[1]。

為了提高器件集成度，新的隔離技術——STI淺槽隔離技術產(chǎn)生。在0.25μm及以下工藝中，STI淺槽隔離技術被廣泛應用[1]，已經(jīng)代替了LOCOS隔離技術。

STI是采用淺溝槽結(jié)構(gòu)，然后通過HDP CVD（High Density Plasma CVD）的方式沉積SiO2。再通過CMP平坦化技術對STI平坦化，去除多余的氧化層[1]。該隔離技術沒有LOCOS的鳥嘴效應。比如TSMC 0.18um工藝中，有源區(qū)OD是Dark區(qū)域，通過刻蝕不是OD區(qū)域的硅襯底，保留器件的OD區(qū)域，在形成有源區(qū)OD的同時，也形成了STI的淺槽。STI在提高集成度的同時，可以有效隔離NMOS和PMOS，降低Latch up風險。因為STI隔離槽進入硅中的深度，比任何生長氧化層都要深，載流子必須在向下的弧區(qū)運動，才能到達相鄰器件。載流子通路的增長，器件之間的相互作用減弱[2]。

STI也帶來了一些壞處。STI溝槽中填充的氧化物與硅的熱膨脹系數(shù)不同，在制造過程中，STI與硅的膨脹和收縮不同，STI導致的應力，改變MOS管的電氣特性[3]，這就是STI Stress Effect（STI應力效應），也稱為LOD（Length of Diffusion）Effect（LOD效應）。